### **PATENT ABSTRACTS OF JAPAN**

(11) Publication number: 08212170 A

(43) Date of publication of application: 20.08.96

(51) Int. CI

G06F 15/16

(21) Application number: 07014972

(22) Date of filing: 01.02.95

(71) Applicant:

**CANON INC** 

(72) Inventor:

**TAKADA TSUTOMU** 


# (54) DEVICE AND METHOD FOR CONTROLLING MEMORY

### (57) Abstract:

PURPOSE: To prevent the memory access operation in which a low-priority memory access unit form being kept waited continuously.

CONSTITUTION: Concerning a multiprocessor system in which plural memory access units 1-4 are connected through a common memory 10, when these plural memory access units 104 simultaneously perform access to the memory 10, the access is permitted to the other unit in the waiting state longer than fixed time even on the conditions that the memory access unit having the high priority in the case of arbitration performs the access of burst data, and a memory access request signal from the high-priority memory access unit is forcedly made inactive.

COPYRIGHT: (C)1996,JPO



THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-212170

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.<sup>6</sup>

識別配号

庁内整理番号

FΙ

技術表示箇所

G06F 15/16

350 W

客査請求 未請求 請求項の数3 OL (全 6 頁)

(21) 出願番号

特顧平7-14972

(22)出願日

平成7年(1995)2月1日

(71)出廣人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 高田 力

東京都大田区下丸子3丁目30番2号 キャ

ノン株式会社内


(74)代理人 弁理士 大塚 康徳 (外1名)

# (54)【発明の名称】 メモリ制御装置及びその方法

## (57)【要約】

【目的】 優先順位の低いメモリアクセスユニットのメモリアクセス動作が待たされ続けるととを回避する。

【構成】 複数のメモリアクセスユニット1~4が共有のメモリ10を介して結合しているマルチプロセッサシステムにおいて、これら複数のメモリアクセスユニット1~4が同時にメモリ10にアクセスした場合、その中で、調停の際の優先順位の高いメモリアクセスユニットがバーストデータのアクセスを行なったとしても、一定時間以上待ち状態にある他のユニットにアクセスを許可し、優先順位の高いメモリアクセスユニットからのメモリアクセス要求信号を強制的にインアクティブにする。



1

#### 【特許請求の範囲】

【請求項1】 共有メモリを介して複数のメモリアクセ スユニットが結合される形態をとるマルチプロセッサシ ステムにおけるメモリ制御装置において、

前記複数のメモリアクセスユニットからの複数のメモリ アクセス要求が同時に出されているか否かを検出する手 段と、

前記複数のメモリアクセス要求が同時に出されている場 合、第1の優先順位を有する第1のメモリアクセスユニ ットにメモリアクセスを許可する手段と、

前記複数のメモリアクセス要求が同時に出されている場 合、前記第1のメモリアクセスユニット以外のメモリア クセスユニットを待ち状態にする手段と、

前記メモリアクセスの許可後、カウンタでの計数を開始 する手段と、

前記カウンタでの計数が所定値に達した場合、前記第1 のメモリアクセスユニットによるメモリアクセスを停止 状態にする手段と、

前記カウンタでの計数が所定値に達した場合、前記待ち 状態にあるメモリアクセスユニットの内、前記第1の優 20 先順位に続く優先順位を有する第2のメモリアクセスユ ニットに対してメモリアクセスを許可する手段とを備

前記第2のメモリアクセスユニットによるメモリアクセ ス終了後、前記第1のメモリアクセスユニットによるメ モリアクセスを再開することを特徴とするメモリ制御装 層。

【請求項2】 前記メモリアクセスは、所定のメモリサ イクルに従って行なわれることを特徴とする請求項1に 記載のメモリ制御装置。

【請求項3】 共有メモリを介して複数のメモリアクセ スユニットが結合される形態をとるマルチプロセッサシ ステムにおけるメモリ制御方法において、前記複数のメ モリアクセスユニットからの複数のメモリアクセス要求 が同時に出されているか否かを検出する工程と、

前記複数のメモリアクセス要求が同時に出されている場 合、第1の優先順位を有する第1のメモリアクセスユニ ットにメモリアクセスを許可する工程と、

前記複数のメモリアクセス要求が同時に出されている場 クセスユニットを待ち状態にする工程と、

前記メモリアクセスの許可後、カウンタでの計数を開始

前記カウンタでの計数が所定値に達した場合、前記第1 のメモリアクセスユニットによるメモリアクセスを停止 状態にする工程と、

前記カウンタでの計数が所定値に達した場合、前記待ち 状態にあるメモリアクセスユニットの内、前記第1の優 **先順位に続く優先順位を有する第2のメモリアクセスユ** ニットに対してメモリアクセスを許可する工程と、

前記第2のメモリアクセスユニットによるメモリアクセ ス終了後、前記第1のメモリアクセスユニットによるメ モリアクセスを再開する工程とを備えることを特徴とす るメモリ制御方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メモリ結合型マルチブ ロセッサシステムのメモリ制御装置及びその方法に関す るものである。

[0002]

【従来の技術】近年、デジタル複写機やファクシミリ装 置などの画像通信端末では、画像処理の処理パワーを得 るため、共有メモリを用いたメモリ結合型マルチプロセ ッサ制御の形態をとるものがある。

【0003】従来のメモリ結合マルチプロセッサシステ ムにおいては、メモリに接続される複数のメモリアクセ スユニットから、それぞれアドレス信号(ADD)とデ 一ヶ信号(DATA)、及び読み出し/書き込み制御信 号(RD/WR)が、各メモリアクセスユニットに対応 するメモリ制御部に入力される。

【0004】調停部には、各メモリアクセスユニットか ちのメモリアクセス要求信号(CS)が入力され、ま た、この調停部より各メモリアクセスユニットにWai t 信号を返される。

[0005]ととで、複数のメモリアクセスユニットが 同時にメモリにアクセスしようとした場合、調停部は、 複数のメモリアクセス要求信号(CS)を調停し、優先 順位の高いメモリアクセスユニットにメモリアクセス許 可信号(Enable)を出す。そして、そのメモリア 30 クセスユニットに対応するメモリ制御部が、メモリの制 御を行なう。なお、ここで、他のメモリアクセスユニッ トに対しては、調停部よりWait信号を返して、次の メモリサイクルまでに待たせる。

【0006】従来の調停部における制御の優先順位は、 例えば、複数のメモリアクセスユニットをメモリアクセ スユニット1、2、3、4とした場合、この順に常に固 定されている。

【0007】つまり、メモリアクセスユニット1からの メモリアクセス要求信号 (CS1) の優先順位が最も高 合、前記第1のメモリアクセスユニット以外のメモリア 40 いため、他のメモリアクセスユニットから同時にメモリ アクセス要求信号がきたとしても、それらを無視してメ モリアクセス許可信号 (Enablel)を出力する構 成をとっている。

> 【0008】また、メモリアクセスユニット2からのメ モリアクセス要求信号(CS2)は、CS1がアクティ ブでないことを条件としてメモリアクセス許可信号(E nable2)を出している。 さらに、メモリアクセス ユニット3、4についても同様に、自分より優先順位の 高いメモリアクセスユニットがメモリアクセス要求信号 50 を出していないことを条件としてメモリアクセス許可信

7

号を出すようにしている。

【○○○9】さらに、メモリアクセスユニットに返す₩ a i t信号を作るためのゲート回路では、メモリアクセ ス要求信号Wait信号をアクティブにして、アクセス 可能となったことを示すメモリアクセス許可信号がアク ティブになったところでインアクティブに戻す。つま り、一度、アクセスしようとしたメモリアクセスユニッ トは、アクセス可能となるまでWait信号をアクティ ブ状態にしている。

#### [0010]

【発明が解決しようとする課題】しかしながら、上記従 来の制御方法では、優先順位の高いメモリアクセスユニ ットは、優先順位の低いメモリアクセスユニットより先 にメモリにアクセスできるような構成をとっているた め、優先順位の高いメモリアクセスユニットが、例え ば、画像データ処理等でバーストデータアクセスをした 場合、優先順位の低いメモリアクセスユニットは、いつ までもメモリにアクセスできず、Wait状態が継続さ れてしまうという問題がある。

【0011】本発明は、上述の課題に鑑みてなされたも 20 ので、その目的とするところは、優先順位の低いメモリ アクセスユニットのメモリアクセス動作が待たされ続け ることを回避できるメモリ制御装置及びその方法を提供 することである。

[0012]

# 【課題を解決するための手段】及び

【作用】上記の目的を達成するため、本発明は、共有メ モリを介して複数のメモリアクセスユニットが結合され る形態をとるマルチプロセッサシステムにおけるメモリ 制御装置において/前記複数のメモリアクセスユニット 30 からの複数のメモリアクセス要求が同時に出されている か否かを検出する手段と/前記複数のメモリアクセス要 求が同時に出されている場合、第1の優先順位を有する 第1のメモリアクセスユニットにメモリアクセスを許可 する手段と、前記複数のメモリアクセス要求が同時に出 されている場合、前記第1のメモリアクセスユニット以 外のメモリアクセスユニットを待ち状態にする手段とく 前記メモリアクセスの許可後、カウンタでの計数を開始 する手段と、前記カウンタでの計数が所定値に達した場 クセスを停止状態にする手段と、前記カウンタでの計数 が所定値に達した場合、前記待ち状態にあるメモリアク セスユニットの内、前記第1の優先順位に続く優先順位 を有する第2のメモリアクセスユニットに対してメモリ アクセスを許可する手段とを備え/前記第2のメモリア クセスユニットによるメモリアクセス終了後、前記第1 のメモリアクセスユニットによるメモリアクセスを再開

【0013】以上の構成において、優先順位の低いメモ

れ続けることを防止するよう機能する。。

 $\{0014\}$ 

【実施例】以下、添付図面を参照して、本発明に係る好 適な実施例を詳細に説明する。

【0015】図1は、本発明の実施例に係るメモリ結合 マルチプロセッサシステムの構成を示すブロック図であ る。同図に示すように、メモリアクセスユニット1~4 (符号 I ~) から、それぞれアドレス信号(A D D)と データ信号(DATA)、及び読み出し/書き込み制御 10 信号(RD/WR)が、各メモリアクセスユニットに対 応するメモリ制御部5~8に入力される。/

【0016】また、各メモリアクセスゴニット1~4か らのメモリアクセス要求信号 (CS) が調停部・Wai t信号発生回路9に入力され、調停部・Wait信号発 生回路9より、各メモリアクセスユニットにWait信 号が返される。

【0017】そして、調停部・Wait信号発生回路9 からメモリアクセス許可信号(Enable)を受け た、各メモリアクセスユニットに対応するメモリ制御部 5~8が、これら複数のメモリアクセスコニットにて共 有されるメモリ10の制御を行なう、という構成をと

【0018】図2は、本実施例に係るシステムを構成す る調停部・Wait信号発生回路の周辺回路を示す図で ある。同図において、ゲート21~24は、メモリアク セスユニットから出力されるS t/o p 信号を検出するた めのStop信号検出用ゲート / ゲート25~28は、 メモリアクセス要求信号(CS)のマスク用ゲートであ る。

【0019】ここでは、調停部・Wait信号発生回路 9は、後述するように、調停及びWait信号の発生を 行ない、カウンタ20は、この調停部・Wait信号発 生回路9からのWait信号の発生期間をカウントす る。

【0020】なお、図3は、調停部・Wait信号発生 回路9の内部構成を示すブロック図である。同図におい て、ゲート39~41は調停用ゲートであり、42~4 5はDフリップフロップである。

【0021】そとで、本実施例に係るシステムの動作に 合、前記第1のメモリアクセスユニットによるメモリア 40 ついて、メモリアクセスユニット1がバースト的にメモ リにアクセスし、メモリアクセスユニット2がメモリア クセスを待たされている場合を例にとって、図4に示す 動作タイミングチャートを参照して説明する。

【0022】すなわち、メモリアクセスユニット1は、 パースト的にメモリ10にアクセスしているため、調停 部・Wait信号発生回路9では、メモリサイクルの度 にメモリアクセスユニット1のEnable1信号を出 す。そのとき、メモリアクセスユニット2がメモリ10 にアクセスしようとした場合、調停部・Wait信号発 リアクセスユニットでも、メモリアクセス動作が待たさ 50 生回路9は、メモリアクセスユニット2に対して、直ち

にEnable2信号を出さず、それをWait状態に する(図4のタイミング t1)。

5

【0023】カウンタ20は、上記のタイミング t 1か ら、Wait2信号がWait状態になっている期間の カウントを開始し、あらかじめ決めた一定期間、Wai t 状態が続いた場合、タイミングt2において、Sto p2信号をアクティブにする。

【0024】図2に示すゲート21は、上記のようにS top信号2がアクティブになったことを検出して/C Sマスク用の信号を出力し、また、ゲート25は、/C 10 S1信号を強制的にインアクティブにする/(図4のタイ ミングt2における「アクセス停止」に対応する)。こ れにより、次のメモリサイクル(図4では、タイミング t2とt3の間) において、メモリアクセスユニット2 がメモリ10にアクセスできるようになる。

【0025】そして、上述した、あらかじめ決めた一定 期間が経過すると、すなわち、カウンタ20におけるカ ウント値が一定値に達した場合、タイミングt3で、W ait信号2はインアクティブになり、カウンタ20が リセットされることによってStop2信号が解除され 20

【0026】その結果、上記のタイミングも3で/CS 1信号がアクティブになり、このタイミング t 3、すな わち、図4において「アクセス再開」と記した時点か ら、メモリアクセスユニット1がメモリ10へのアクセ スを再度、開始する。

【0027】以上説明したように、本実施例によれば、 複数のメモリアクセスユニットが共有のメモリを介して 結合しているマルチプロセッサシステムにおいて、複数 のメモリアクセスユニットが同時にメモリにアクセスし 30 9 調停・Wait信号発生回路 て、その中で調停の際の優先順位の高いメモリアクセス ユニットがバーストデータのアクセスを行なったとして も、そのメモリアクセスユニットからのメモリアクセス 要求信号を強制的にインアクティブにする回路を設ける ことにより、優先順位の低いメモリアクセスユニットに 対してメモリのアクセスを許可でき、優先順位の低いメ モリアクセスユニットのWait状態が続いてしまうと いう状態を回避できる。

【0028】特に、画像データ処理等で生じるバースト データアクセス時におけるメモリアクセス調停を円滑に 行なうととができる。

【0029】なお、本発明は、複数の機器から構成され るシステムに適用しても、1つの機器から成る装置に適 用しても良い。また、本発明は、システムあるいは装置 にプログラムを供給することによって達成される場合に も適用できることは言うまでもない。

[0030]

[発明の効果]以上説明したように、本発明によれば、 複数のメモリアクセスユニットが同時にアクセスし、優 **先順位の高いメモリアクセスユニットがアクセス中、一** 定時間待ち状態にある優先順位の低いメモリアクセスユ ニットにアクセスを許可することで、低優先順位のユニ ットの待ち状態が続くことを解消できる、という効果が

[0031]

【図面の簡単な説明】

【図1】本発明の実施例に係るメモリ結合マルチプロセ ッサシステムの構成を示すブロック図である。

【図2】実施例に係るシステムを構成する調停部・Wa i t信号発生回路の周辺回路を示す図である。

【図3】調停部・Wait信号発生回路9の内部構成を 示すブロック図である。

【図4】実施例に係るシステムの動作を表わすタイミン グチャートである。

【符号の説明】

1~4 メモリアクセスユニット1~4

5~8 メモリ制御部

10 メモリ

20 カウンタ

21~24 Stop信号検出用ゲート


25~28 /CS信号マスク用ゲート

35~38 ₩ait信号生成用ゲート


39~41 調停用ゲート

42~45 Dフリップフロップ


【図1】




【図2】



【図4】





【図3】

